Verilog没有葵花宝典——day7（串并转换） | 1/2顶点

[halftop]

https://halftop.github.io/post/verilog-day7/

 有输入有输出，才是正确的学习方式